Docket No.: MUH-11449 I hereby certify that this corresponden Service as First Class Mail in an envelope addressed to the Assistant Commissioner for Patents, Washington, D.C. 20231, on the date indicated below. Date: November 16, 2001 IN THE UNITED STATES PATENT AND TRADEMARK OFFICE : Gunnar Krause et al. Applicant Applic. No. : 09/898,816 : July 3, 2001 Filed : Method and Device for Offset-Voltage Free Voltage Title Measurement and Adjustment of a Reference Voltage Source of an Integrated Semiconductor Circuit : 2858 Art Unit CLAIM FOR PRIORITY Hon. Commissioner of Patents and Trademarks, Washington, D.C. 20231 Sir: Claim is hereby made for a right of priority under Title 35, U.S. Code, Section 199, based upon the German Patent Application 100 32 257.3, filed July 3, 2000. A certified copy of the above-mentioned foreign patent application is being submitted herewith. Respectfully submitted, MARKUS NOLFF REG. NO. 37,006

Date: November 16, 2001

Lerner and Greenberg, P.A. Post Office Box 2480

Hollywood, FL 33022-2480

Tel: (954) 925-1100 Fax: (954) 925-1101

/kf

BUNDESREPUBLIK DEUTSCHLAND







Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen:

100 32 257.3

Anmeldetag:

3. Juli 2000

Anmelder/Inhaber:

Infineon Technologies AG, München/DE

Bezeichnung:

Verfahren und Vorrichtung zur offsetspannungsfreien

Spannungsmessung einer Referenzspannungsquelle

einer integrierten Halbleiterschaltung

IPC:

G 01 R, G 11 C, H 03 F

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 26. September 2001

Deutsches Patent- und Markenamt

Der Präsident

Im Auftrag

eex



Beschreibung

5

30

Verfahren und Vorrichtung zur offsetspannungsfreien Spannungsmessung einer Referenzspannungsquelle einer integrierten Halbleiterschaltung

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Messung einer Spannung einer internen Referenzspannungsquelle einer integrierten Halbleiterschaltung, insbesondere eines dynamischen Halbleiterspeichers, wobei die zu messende Referenzspannung durch einen Vergleicher mit einer von außen zugeführten Vergleichsspannung verglichen und entsprechend dem Vergleichsergebnis ein Meßergebnis gebildet wird.

Die am 14.12.1999 angemeldete deutsche Patentanmeldung DE 199 60 244.1 desselben Anmelders beschreibt eine Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips.

Insbesondere bei integrierten Speicherbausteinen, zum Beispiel dynamischen Halbleiterspeichern (DRAMs) müssen auf dem
Chip befindliche Spannungsgeneratoren in ihrer aufgrund von
Fertigungstoleranzen schwankenden Sollspannung abgeglichen
oder getrimmt werden. Nach dem heutigen Stand der Schaltungstechnik ist es nicht möglich, diese Spannung auf dem Chip ohne Abgleich- oder Trimmvorgang mit einer größeren Genauigkeit
als ±10 % bereitzustellen.

Bevor ein solcher Trimm- oder Abgleichvorgang durchgeführt werden kann, muß die chipinterne Referenzspannung jedoch gemessen werden.

Um die Meßgenauigkeit zu verbessern, wird derzeit die Referenzspannung mit Hilfe eines externen Testsystems gemessen. Mit Hilfe von Softwareregistern läßt sich die Spannung in einem bestimmten Bereich variieren. Die geeigneten Werte in den Registern, um die richtige interne Spannung zu erreichen,

10

15

20

30

35

werden aus dem Meßwert im Testsystem ermittelt und können über Laserfuses permanent in den Chip eingebrannt werden.

Dieses Verfahren trägt erheblich zu den Testkosten bei: bei der Messung der internen Referenzspannung von SDRAM-Bausteinen werden zum Beispiel 64 Bausteine pro Wafer parallel gemessen. Dies macht es erforderlich, 64 analoge Spannungen mit hoher Genauigkeit durch das Testsystem zu ermitteln. Im Falle von Embedded DRAMs befinden sich mehrere Referenzspannungen auf einem Baustein, zum Beispiel 8 Referenzspannungen. Erfahrungsgemäß treten auch innerhalb des Bausteins erhebliche Schwankungen der Referenzspannungen auf. In diesem Fall müssen also 8 analoge Referenzspannungen je Baustein gemessen werden.

Mit dem in der oben angegebenen DE 199 60 244.1 vorgeschlagenen Konzept ist es möglich, eine interne Spannung zu kalibrieren, indem ein interner Digital/Analogwandler verschiedene Werte einer Korrekturspannung durchläuft.

Ferner ist es möglich, eine interne Spannung zu messen, indem eine externe Spannung gesucht wird, die mit der internen Referenzspannung übereinstimmt. Für dieses Verfahren muß vom Chip nur ein binärer Ausgang herausgeführt werden. Zum Vergleich der von außen zugeführten externen Spannung mit der internen Referenzspannung muß ein Operationsverstärker, der als Komparator dient, eine sehr hohe Genauigkeit haben, da dessen Offsetspannung in den eingestellten Wert für die Referenzspannung voll eingeht.

Ohne größeren Schaltungsaufwand können jedoch bei üblichen Operationsverstärkern (insbesondere CMOS-Operationsverstärkern) erhebliche Offsetspannungen auftreten, die bekanntermaßen die Folge der Parameterstreuung bei den Transistoren des Verstärkers sind. Will man solche Parameterstreuungen minimieren, wird der Operationsverstärker sehr aufwendig und teuer.

Es ist Aufgabe der Erfindung, ein gattungsgemäßes Meßverfahren und eine Vorrichtung zur Durchführung des Verfahrens bereitzustellen, die das beschriebene Problem der Offsetspannung des detektierenden Operationsverstärkers vermeiden, so daß ein kostengünstiger Operationsverstärker einsetzbar ist.

Zur Lösung dieser Aufgabe schlägt das erfindungsgemäße Verfahren eine Umgehung der Offsetproblematik durch eine Softwa-10 relösung vor. Somit wird die Offsetspannung durch eine per Software durchgeführte Offsetelimination durchgeführt.

Dafür ist vor dem als Vergleicher fungierenden Operationsverstärker ein Umschalter oder Kommutator vorgesehen, und das

- 15 Verfahren weist folgende Schritte auf:
 A. die zu messende Referenzspannung und die
 - A. die zu messende Referenzspannung und die externe Vergleichsspannung werden durch Umschaltung abwechselnd den beiden Eingängen des Vergleichers gleichzeitig angelegt;
- B. dabei wird die zu messende Referenzspannung oder die externe Vergleichsspannung solange in Richtung auf einen Sollwert verändert, bis der Ausgang des Vergleichers bei jedem
 Schaltzustand seiner Eingänge seinen logischen Wert wechselt;
 C. die beim Wechseln des logischen Werts des Ausgangs für jeden Schaltzustand der Eingänge des Vergleichers vorliegenden
 Werte der jeweiligen veränderten Spannung werden zwischengespeichert, und
 - D. aus den gespeicherten Spannungswerten wird ein Mittelwert für die zu messende Referenzspannung gebildet.
- 30 Es ist auch möglich und in Anbetracht des unvermeidlichen RC-Verhaltens einer externen Vergleichsspannung eventuell vorteilhaft, schrittweise die externe Vergleichsspannung zu variieren und für jeden Wert derselben den Kommutator bzw. Umschalter vor dem Vergleicher in beide Stellungen zu bringen.

20

30

Alternativ ist es auch möglich, die externe Vergleichsspannung auf einen Sollwert für die interne Spannung festzulegen und die interne Referenzspannung zu variieren.

Das zur softwaregestützten Offsetelimination vorgeschlagene Programm residiert bevorzugt in einer Steuereinheit die auch den Kommutator in die beiden Stellungen umschaltet.

Die Steuereinheit läßt sich als programmgesteuerte Prozessoreinheit implementieren, die auch die Speicherung der Spannungswerte und die Mittelwertbildung durchführt.

Die Steuereinheit ist bevorzugt Teil eines externen Prüfoder Meßequipments.

Auf dem Chip muß vorteilhafterweise nur ein geringer Anteil der für die Spannungsmessung notwendigen Bauteile liegen. So ist hier vorgeschlagen, daß wenigstens der Kommutator und der Vergleicher auf dem Chip des integrierten Speicherbausteins vorgesehen sind. Wie erwähnt, kann der Vergleicher durch einen kostengünstigen und wenig Chipfläche einnehmenden Operationsverstärker implementiert sein.

Mit den oben beschriebenen Merkmalen hat die Erfindung insbesondere folgende Vorteile:

Die interne Referenzspannung läßt sich unabhängig von der Offsetspannung des detektierenden Operationsverstärkers messen und anschließend dauerhaft einstellen. Der dabei noch auftretende Fehler bei der Spannungsmessung läßt sich problemlos im Submillivoltbereich halten.

- Der verwendete Operationsverstärker ist billig und nimmt nur eine geringe Chipfläche ein.
- Die Selbstjustierungslogik läßt sich selbst prüfen, da die Datenpolarität je nach Stellung des Polaritätsschalters verschieden sein muß.

- Durch das offsettolerante Verfahren der Spannungsmessung kann ein hoher Gleichtaktbereich des als Vergleicher dienenden Operationsverstärkers ausgenutzt werden.
- 5 Im folgenden werden Ausführungsbeispiele des erfindungsgemäßen Verfahrens und der zur Durchführung des Verfahrens eingerichteten Vorrichtung anhand der beiliegenden Zeichnung beschrieben. Die Zeichnungsfiguren zeigen im einzelnen:
- 10 Fig. 1A und 1B in Form eines Blockschaltbilds ein erstes
 Ausführungsbeispiel einer erfindungsgemäßen
 Meßvorrichtung;
- Fig. 2 ein Flußdiagramm eines Ablaufprogramms in der in Fig. 1B dargestellten Steuereinheit;
 - Fig. 3A und 3B in Form eines Blockdiagramms ein zweites Ausführungsbeispiel einer erfindungsgemäßen Meßvorrichtung, und
 - Fig. 4 ein Flußdiagramm eines alternativen Ablaufdiagramms zur Durchführung des erfindungsgemäßen Meßverfahrens.
- Fig. 1A zeigt in Form eines Blockschaltbilds einen Kommutator 1 der zur Umschaltung der den beiden Eingängen (+, -) eines Vergleichers 2 anzulegenden Spannungen, nämlich einer zu messenden chipinternen Referenzspannung (V_{int}) und einer zu diesem Zweck von außen zugeführten Vergleichsspannung (V_{ext}) vorgesehen ist.

Es ist eine Ausführung dargestellt, bei der der Kommutator 1 mit Hilfe eines Taktsignals CLK umgeschaltet wird, so daß der Kommutator 1 während der Hoch- und Tiefpegelphase des Taktsignals CLK jeweils die eine und die andere Schaltstellung annimmt. Der Ausgang K des Vergleichers 2 liegt einem EX-ODER-Glied 3 an, dem gleichfalls das Taktsignal CLK zugeführt ist.

Das nachstehend beschriebene und in Fig. 2 dargestellte Flußdiagramm zur Durchführung des erfindungsgemäßen Meßvorgangs residiert in einer bevorzugt als programmgesteuerte Prozessoreinheit eingerichteten Steuereinheit 6 (Fig. 1B), die eingangsseitig das Ausgangssignal $D_{\rm out}$ des EX-ODER-Glieds 3 empfängt und ausgangsseitig die externe Vergleichsspannung $V_{\rm ext}$ und das Meßergebnis $V_{\rm mittel}$ für die zu messende interne Referenzspannung $V_{\rm int}$ ausgibt.

Nun wird anhand des in Fig. 2 dargestellten Flußdiagramms ein 10 beispielhaftes Meßverfahren beschrieben. Zunächst wird nach Start des Programms, Initialisierung des zu messenden Halbleiterbausteins (zum Beispiel DRAM), der Aktivierung des Testmodus, der Einschaltung des Komparators 2 und nachdem die externe Vergleichsspannung V_{ext} an den Kommutator 1 angelegt 15 ist, der Kommutator 1 in Stellung A gebracht (Schritte SO bis S3). Wenn der Kommutator 1 im Schritt S3 in Stellung A gebracht ist, kann so vorgegangen werden, daß zunächst die externe Vergleichsspannung V_{ext} den niedrigsten erwarteten Spannungswert für die zu messende Referenzspannung V_{int} angibt. 20 Alternativ (in Fig. 2 nicht dargestellt) kann die externe Vergleichsspannung V_{ext} den höchsten Spannungswert der zu messenden Referenzspannung V_{int} angeben.

Eine Abfrage im Schritt S4 frägt anhand des Ausgangssignals D_{out} des EX-ODER-Glieds 3 ab, ob der Ausgang K des Vergleichers 2 seinen logischen Wert wechselt. Dies ist unter der im Schritt S3 vorgegebenen Bedingung der Fall, sobald V_{ext} größer als V_{int} geworden ist. Solange der Ausgang K des Vergleichers 2 seinen logischen Wert nicht wechselt, wird V_{ext} um ein Spannungsinkrement ΔV erhöht. Für die oben erwähnte alternative Vorgehensweise, wenn V_{ext} den höchsten zu erwartenden Wert der zu messenden Referenzspannung V_{int} angibt, würde im Abfrageschritt S4 abgefragt, ob V_{ext} kleiner als V_{int} geworden ist und wenn dies nicht der Fall ist in Schritt 5 V_{ext} schrittweise um das Inkrement ΔV erniedrigt.

30

35

Wenn der Abfrageschritt S4 ein Ja-Ergebnis liefert, wird der vorliegende Wert von V_{ext} als Wert V_{ext} , A für die Kommutatorstellung A gespeichert (Schritt S6).

5 Anschließend wird der Kommutator im Schritt S7 in Stellung B gebracht, in der die beiden Eingangsspannungen an den Vergleichereingängen vertauscht sind (Schritt S7), und die weiteren Schritte S8 - S10 gehen dann analog zu den Schritten S4 - S6. Auch hier kann die oben geschilderte alternative Vorgehensweise gewählt werden, nämlich daß V_{ext} die höchste zu erwartende Spannung der internen Referenzspannung V_{int} in Schritt S7 vorgibt. Schließlich wird in Schritt S11 der Meßwert für die zu messende Referenzspannung V_{int} durch arithmetische Mittelung der in den Schritten S6 und S10 jeweils gespeicherten Spannungswerte V_{ext}, A und V_{ext}, B gebildet. Nach Beendigung der Routine der Fig. 2 (Schritt S12) kann dann V_{int} = V_{mittel} fest eingestellt werden.

Die Fig. 3A und 3B zeigen in Form eines Blockschaltbilds eine alternative Meßvorrichtung gemäß der Erfindung, bei der im Unterschied zu der in den Fig. 1A und 1B gezeigten Vorrichtung die externe Vergleichsspannung V_{ext} als Sollwert für die zu messende, d.h. einzustellende interne Referenzspannung Vint fest vorgegeben und V_{int} variiert wird. Die Veränderung der internen Referenzspannung V_{int} geschieht taktgesteuert über einen Zähler 4 und einen Digital/Analog-Wandler 5, dessen Ausgang die analoge Referenzspannung $V_{ ext{int}}$ liefert und dem einen Eingang des Kommutators 1 zuführt. Der andere Eingang des Kommutators 1 ist mit der konstanten externen Vergleichsspannung Vext beaufschlagt. Von der Steuereinheit 6 wird der Zähler 4 auf einen Voreinstellwert, der einem zu erwartenden Wert für V_{int} entspricht, voreingestellt. Ermittelt und in einem Register 7 und einem Register 8 zwischengespeichert wird dann jeweils der Zählerstand Z_A und Z_B bezüglich der Kommutatorstellung A und B. Aus den in den Registern 7 und 8 zwischengespeicherten Zählerständen Z_A und Z_B ermittelt ein Mittelwertbildner 9 den offsetspannungskorrigierten Zählerstand

35

 $(Z_A + Z_B)/2$. Diese Halbierung erfolgt durch Indexverschiebung. Somit läßt sich die Ermittlung (Messung) des korrekten Werts für die interne Referenzspannung $V_{\rm int}$ durch den Zusatz einfacher und wenig Platz beanspruchender Hardwarekomponenten 4, 5 und 7 - 9 zu dem Kommutator 1 und dem Vergleicher 2 auf dem Halbleiterchip durchführen. Dementsprechend vereinfacht sich das in der Steuereinheit 6 vorzusehende Programm.

Die Fig. 4 zeigt in Form eines Flußdiagramms eine alternative 10 Verfahrensweise für die Messung von V_{int}, wenn die externe Vergleichsspannung V_{ext} verändert wird, also beruhend auf dem in den Fig. 1A und 1B gezeigten Blockschaltbild.

Während die Schritte S20 - S23 und S34 des Flußdiagramms in Fig. 4 jeweils den Schritten S0 - S3 und S11 des Programmablaufs gemäß Fig. 2 entsprechen, wird in den Schritten S24 - S33 schrittweise die Spannung V_{ext} variiert und für jeden Wert von V_{ext} der Kommutator 1 in beide Stellungen gebracht. Auch bei dem in Fig. 4 dargestellten Programmablauf kann in derselben Weise wie dies oben für den in Fig. 2 dargestellten Programmablauf beschrieben wurde, alternativ so vorgegangen werden, daß V_{ext} als höchster zu erwartender Wert der internen Referenzspannung V_{int} vorgegeben und dann schrittweise um ΔV erniedrigt wird.

Zu erwähnen ist, daß anstatt des einen Vergleichers 2, wie ihn die in den Fig. 1A und 3A dargestellten Ausführungsbeispiele enthalten, problemlos auch zwei Komparatoren zur Erhöhung des Gleichtaktbereichs eingesetzt werden können.

Durch die oben beschriebene Erfindung läßt sich auf einfache Weise das Selbstjustierungsverfahren zur Einstellung der korrekten Referenzspannung eines Halbleiterchips unabhängig von der Offsetspannung eines als Vergleicher verwendeten Operationsverstärkers ausführen, so daß die Anforderungen an diesen Operationsverstärker hinsichtlich der Offsetspannung verringert werden können.

Mit dem durch die oben beschriebenen erfindungsgemäßen Meßverfahren ermittelten Spannungswert kann dann zum Beispiel
durch das in der oben erwähnten deutschen Patentanmeldung DE
199 60 244.1 beschriebene Verfahren durch Schießen oder Einbrennen von durch einen Adreßgenerator ausgewählten Fuses der
korrekte Spannungswert zum Betrieb des Halbleiterchips eingestellt werden.

Patentansprüche

5

30

dert wird.

- 1. Verfahren zur Messung einer Spannung (V_{int}) einer internen Referenzspannungsquelle einer integrierten Halbleiterschaltung, insbesondere eines dynamischen Halbleiterspeichers, bei welchem Verfahren die zu messende interne Referenzspannung (V_{int}) durch einen Vergleicher (2) mit einer externen Vergleichsspannung (V_{ext}) verglichen und entsprechend dem Vergleichsergebnis ein Meßergebnis gebildet wird,
- 10 dadurch gekennzeichnet, daß
 das Verfahren folgende Schritte aufweist:
- A.) die zu messende Referenzspannung (V_{int}) und die externe Vergleichsspannung (V_{ext}) werden durch Umschaltung abwechselnd den beiden Eingängen des Vergleichers gleichzeitig angelegt;
- B.) dabei wird die zu messende Referenzspannung (V_{int}) oder die externe Vergleichsspannung (V_{ext}) solange in Richtung auf einen Sollwert verändert, bis der Ausgang (K) des Vergleichers bei jedem Schaltzustand seiner Eingänge seinen logischen Wert wechselt;
- C.) die beim Wechseln des logischen Werts des Ausgangs (K) für jeden Schaltzustand der Eingänge des Vergleichers (2) vorliegenden Werte der jeweiligen veränderten Spannung (V_{int}) oder (V_{ext}) werden zwischengespeichert, und
 D.) aus den gespeicherten Spannungswerten wird ein Mittelwert

(Vmittel) für die zu messende Referenzspannung gebildet.

- 2. Meßverfahren nach Anspruch 1, dad urch gekennzeichnet, daß in Schritt B.) die interne Referenzspannung (V_{int}) festgehalten wird, während die externe Vergleichsspannung (V_{ext}) verän-
- Meßverfahren nach Anspruch 1 oder 2,
 dadurch gekennzeichnet, daß
 in den Schritten A.) und B.) zuerst bei einem ersten Schaltzustand (A) der Eingänge des Vergleichers (2) die externe Vergleichsspannung (Vext) bei festgehaltener Referenzspannung

(Vint) in einem Spannungsbereich um den Sollspannungswert variiert und im Schritt C. derjenige Spannungswert (Vext, A) der
externen Vergleichsspannung (Vext) zwischengespeichert wird,
bei dem der Ausgang (K) des Vergleichers (2) seinen logischen
Zustand ändert, und daß dann beim zweiten Schaltzustand (B)
bei dem die interne Referenzspannung und die externe Vergleichsspannung an den beiden Eingängen des Vergleichers (2)
vertauscht anliegen, die externe Vergleichsspannung (Vext) bei
festgehaltener Referenzspannung in einem Spannungsbereich um
den Sollspannungswert variiert und im Schritt C.) derjenige
Spannungswert (Vext, B) der externen Vergleichsspannung (Vext)
gespeichert wird, bei dem der Ausgang (K) des Vergleichers
(2) seinen logischen Zustand ändert.

- 4. Meßverfahren nach Anspruch 3, dadurch gekennzeichnet, daß die externe Vergleichsspannung (V_{ext}) schrittweise variiert wird.
- 5. Meßverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die externe Vergleichsspannung (V_{ext}) schrittweise variiert wird und daß für jeden Spannungswert der externen Vergleichsspannung (V_{ext}) die beiden Schaltzustände (A und B) der Eingänge des Vergleichers eingenommen werden.
- 6. Meßverfahren nach Anspruch 1,
 d a d u r c h g e k e n n z e i c h n e t , daß
 die externe Vergleichsspannung (V_{ext}) an einem Sollwert für
 30 die interne Referenzspannung (V_{int}) festgehalten wird, während
 die interne Referenzspannung (V_{int}) variiert wird.
- 7. Meßverfahren nach Anspruch 6,
 d a d u r c h g e k e n n z e i c h n e t , daß
 in den Schritten (A und B) bei einem ersten Schaltzustand (A)
 der Eingänge des Vergleichers (2) die interne Referenzspannung (V_{int}) bei festgehaltener externer Vergleichsspannung

(Vext) in einem Spannungsbereich um den Spannungswert der externen Vergleichsspannung (Vext) variiert wird und im Schritt (C) derjenige Spannungswert (Vint, A), der internen Referenzspannung gespeichert wird, bei dem der Ausgang (K) des Vergleichers (2) seinen logischen Zustand ändert und dann beim zweiten Schaltzustand (B) der Eingänge des Vergleichers (2) die interne Referenzspannung (Vint) bei festgehaltener externer Vergleichsspannung (Vext) in einem Spannungsbereich um den Spannungswert der externen Referenzspannung variiert und dem Schritt C. derjenige Spannungswert (Vint, B) der internen Referenzspannung gespeichert wird, bei dem der Ausgang (K) des Vergleichers (2) seinen logischen Zustand ändert.

- 8. Meßverfahren nach Anspruch 7,
- 15 dadurch gekennzeichnet, daß die interne Referenzspannung $(V_{\rm int})$ schrittweise variiert wird.
- 9. Vorrichtung zur Durchführung des Meßverfahrens nach einem der Ansprüche 1 bis 8, dad urch gekennzeichers (2) ein Kommutator (1) zur abwechselnden Umschaltung dieser Eingänge zwischen der internen Referenzspannung (Vint) und der externen Vergleichsspannung (Vext) verbunden ist.
- 10. Vorrichtung nach Anspruch 9,
 d a d u r c h g e k e n n z e i c h n e t , daß
 außerdem eine Steuereinheit (6) zur Umschaltung des Kommutators (1) zwischen den beiden Zuständen (A und B) vorgesehen
 ist.
- 11. Vorrichtung nach Anspruch 10,
 d a d u r c h g e k e n n z e i c h n e t , daß
 35 die Steuereinheit (6) so eingerichtet ist, daß sie den Kommutator (1) taktgesteuert oder periodisch umschaltet.

- 12. Vorrichtung nach einem der Ansprüche 9 bis 11, dad urch gekennzeichnet, daß wenigstens der Kommutator (1) und der Vergleicher (2) auf dem Chip der integrierten Halbleiterschaltung vorgesehen sind.
- 13. Vorrichtung nach einem der Ansprüche 9 bis 12,
 d a d u r c h g e k e n n z e i c h n e t , daß
 die Steuereinheit (6) als eine programmgesteuerte Prozessoreinheit implementiert ist, die Mittel zur Speicherung der
 Spannungswerte gemäß Schritt C. und zur Bildung des Mittelwerts gemäß Schritt D. aufweist.
 - 14. Vorrichtung nach Anspruch 13,
- 15 dadurch gekennzeichnet, daß die Steuereinheit (6) Teil einer externen Prüfeinrichtung zur Prüfung der integrierten Halbleiterschaltung ist.

Zusammenfassung

5

10

15

20

Verfahren und Vorrichtung zur offsetspannungsfreien Spannungsmessung einer Referenzspannungsquelle einer integrierten Halbleiterschaltung

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Messung einer Spannung einer internen Referenzspannungsquelle einer integrierten Halbleiterschaltung, insbesondere DRAM, bei welchem Verfahren die zu messende Spannung durch Vergleich mit einer von außen zugeführten Vergleichsspannung ermittelt wird. Durch das erfindungsgemäße Verfahren kann der Spannungswert unabhängig von der Offsetspannung des als Vergleicher dienenden Operationsverstärkers (2) dadurch gemessen werden, daß vor dem Operationsverstärker ein Kommutator (1) vorgesehen ist, der die zu messende Referenzspannung (Vint) und die von extern zugeführte Vergleichsspannung (Vext) wechselseitig den Eingängen des Vergleichers (2) anlegt. Eine Software, die in einer zum Beispiel einen Teil eines Testequipments bildenden Steuereinheit abläuft wird der für die jeweilige Schaltstellung (A und B) des Kommutators (1) ermittelte Meßwert gespeichert und daraus ein Mittelwert gebildet, so daß das Problem der Offsetspannung des Vergleichers (2) softwaremäßig umgangen ist.

(Fig. 1A)




Fig. 1A






Fig. 1B








Fig. 3B

